项目描述 ：
RTL implementation for Advanced Encryption Standard (AES) in Verilog. Synthesis Done in Synopsys DC.

高级语言： Verilog

项目主页：

项目地址: git://github.com/tatan432/AES_ENCODER.git

创建时间： 2020-05-06T12:23:15Z
项目社区：https://github.com/tatan432/AES_ENCODER
开源协议：
下载