项目描述 ：
A library of FPGA designs and re-usable modules for I/O and internal connectivity in SpiNNaker systems.

高级语言： Verilog

项目主页：

项目地址: git://github.com/SpiNNakerManchester/spio.git

创建时间： 2014-05-08T22:47:44Z
项目社区：https://github.com/SpiNNakerManchester/spio
开源协议：BSD 3-Clause "New" or "Revised" License
下载