FPGA/ASIC VelodyneHDL 返回
项目作者： nicrip

项目描述 ：
:octocat: A Minimal Driver for Velodyne HDL-32E/64E VLP-16 Lidars
高级语言： C++
项目地址: git://github.com/nicrip/VelodyneHDL.git
创建时间： 2017-06-16T19:52:09Z
项目社区：https://github.com/nicrip/VelodyneHDL
开源协议：MIT License
下载