项目描述 ：
Design and implement a Seven Segment Display available on the BASYS3 board (FPGA) in VHDL

高级语言： VHDL

项目主页：

项目地址: git://github.com/vinayak1998/7-segment-display-fpga.git

创建时间： 2017-12-04T14:34:17Z
项目社区：https://github.com/vinayak1998/7-segment-display-fpga
开源协议：
下载