注册
登录
FPGA/ASIC
jtag_gpios
返回
项目作者:
tomverbeure
项目描述 :
Tutorial on how to integrate custom JTAG functionality into existing tools
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/tomverbeure/jtag_gpios.git
创建时间:
2018-04-26T06:12:31Z
项目社区:
https://github.com/tomverbeure/jtag_gpios
开源协议:
下载