项目作者: Alyssonmach

项目描述 :
Projeto final da disciplina Laboratório de Circuitos Lógicos - Sistema de Segurança Residencial.
高级语言: Verilog
项目地址: git://github.com/Alyssonmach/sistema-seguranca-residencial.git
创建时间: 2020-11-30T14:27:35Z
项目社区:https://github.com/Alyssonmach/sistema-seguranca-residencial

开源协议:MIT License

下载