项目描述 ：
IIR audio filter in Verilog, running on Zedboard. Fractional integer coefficients.

高级语言： VHDL

项目主页：

项目地址: git://github.com/delhatch/IIR_EQ.git

创建时间： 2018-02-04T01:46:31Z
项目社区：https://github.com/delhatch/IIR_EQ
开源协议：
下载