项目描述 ：
VGA IP Core using a dual-port BRAM as a frame buffer (shared BRAM access)

高级语言： VHDL

项目主页：

项目地址: git://github.com/fcayci/xilinx_vga_framebuffer_ip_core.git

创建时间： 2014-05-02T05:56:26Z
项目社区：https://github.com/fcayci/xilinx_vga_framebuffer_ip_core
开源协议：
下载