FPGA/ASIC basic_uvmc 返回
项目作者： nelsoncsc

项目描述 ：
A simple testbench with two refmods using UVM Connect
高级语言： SystemVerilog
项目地址: git://github.com/nelsoncsc/basic_uvmc.git
创建时间： 2016-10-16T17:57:22Z
项目社区：https://github.com/nelsoncsc/basic_uvmc
开源协议：MIT License
下载