FPGA/ASIC>> MIPS-architecture-CPU-design-based-on-FPGA>> 返回
项目作者： JianmingS

项目描述 ：
基于FPGA的MIPS架构的CPU设计
高级语言： C
项目地址: git://github.com/JianmingS/MIPS-architecture-CPU-design-based-on-FPGA.git


MIPS-architecture-CPU-design-based-on-FPGA

基于FPGA的MIPS架构的CPU设计

一、设计要求: 

  1.   1. 设计一个基于MIPS架构的基本CPU，并能下载到FPGA上。利用所设计的CPU能够执行相应的程序，并能返回正确结果。   
  3.   2. 扩展完成以下内容：设计深度为5流水线CPU。   
  4.      5个流水段分别命名为IF(取指),ID（指令译码）,EXE（执行）,MEM（访存）和WB（回写）。   
  6.   3. 当指令采用流水线技术行执行时候可能会产生相关和冲突。请采取简单方式合理解决冲突。

二、 开发环境和工具： 

  1.   1. win8.1   
  3.   2. Xilinx ISE 14.7    
  5.   3. FPGA  Anvyl   
  7.   4. verlog
pg058-blk-mem-gen_1649860647259.pdf
pg065_clk_wiz_1649860646234.pdf
pg065_clk_wiz_1649860646815.pdf
MIPS多周期流水化处理器 报告_1649860646517.doc
pg058-blk-mem-gen_1649860645055.pdf
pg058-blk-mem-gen_1649860643629.pdf
pg065_clk_wiz_1649860644811.pdf
pg065_clk_wiz_1649860643113.pdf
pg065_clk_wiz_1649860642027.pdf
pg058-blk-mem-gen_1649860642479.pdf
pg058-blk-mem-gen_1649860641247.pdf
pg065_clk_wiz_1649860640373.pdf
pg065_clk_wiz_1649860640693.pdf
lab03_1649860638997.pdf
lab04_1649860639153.pdf
lab05_1649860639278.pdf
pg065_clk_wiz_1649860639741.pdf
lab01_1649860638577.pdf
lab02_1649860638759.pdf