项目描述 ：
32-bit Superscalar RISC-V CPU

高级语言： Verilog

项目主页：

项目地址: git://github.com/ultraembedded/biriscv.git

创建时间： 2020-02-10T22:38:34Z
项目社区：https://github.com/ultraembedded/biriscv
开源协议：Apache License 2.0
下载