注册
登录
FPGA/ASIC
Cyclone-V-ADC-UART
返回
项目作者：
samdejong86
项目描述 ：
Sends data from an ADC to a UART-USB interface
高级语言：
VHDL
项目主页：
项目地址:
git://github.com/samdejong86/Cyclone-V-ADC-UART.git
创建时间：
2017-10-11T20:35:05Z
项目社区：
https://github.com/samdejong86/Cyclone-V-ADC-UART
开源协议：
下载
